PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-262570

(43) Date of publication of application: 13.09.2002

(51)Int.Cl.

H02M 3/28

(21)Application number: 2001-362970

(71)Applicant: MURATA MFG CO LTD

(22) Date of filing:

28.11.2001

(72)Inventor: HOSOYA TATSUYA

TAKEMURA HIROSHI

(30)Priority

Priority number : 2000401807


Priority date : 28.12.2000

Priority country: JP

(54) SWITCHING POWER SUPPLY

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce a circulating current at light loading and no loading and thus the reduce conduction loss, to enhance efficiency, and reducing in size and weight of a switching power supply. SOLUTION: In the switching power supply energy is stored in a primary winding T1 of a transformer T during the on-time of a first switching element Q1, and the energy is radiated from a secondary winding T2 of the transformer T during the off-time of the first switching element Q1. A control terminal of the first switching element Q1 is connected to an off-time extending circuit 15 to form a first control circuit 11. Thus, after the energy is radiated from the secondary winding T2, a transistor Tr3 is still kept in on a state for a specified period of time



to extend the off-time of the first switching element Q1 by a specified period of time. Further, the on-time of a second switching element Q2 in made longer than the time for which the energy is radiated from the secondary winding T2 by turning on a phototransistor PC3 in a second control circuit 12 at light loading.

LEGAL STATUS

[Date of request for examination]

30.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Transformer T, the 1st switching circuit, and input power which have a primary coil and a secondary coil are connected to a serial. The 2nd switching circuit and the series circuit of Capacitor C are connected to the end of said 1st switching circuit. The rectification smoothing circuit containing a rectifying device Ds is connected to the secondary coil of T of said transformer. Said 1st switching circuit is constituted from a parallel connection circuit of the 1st switching element Q1, the 1st diode D1, and the 1st capacitor C1. Said 2nd switching circuit is constituted from a parallel connection circuit of the 2nd switching element Q2, the 2nd diode D2, and the 2nd capacitor C2. It has the switching control circuit which sandwiches the period when both switching elements of both turn off said 1st and 2nd switching element Q1 and Q2, and is turned on / turned off by turns. In the switching power supply equipment which stores energy in the primary coil of said transformer T at the "on" period of said 1st switching element, and emits energy to the "off" period of said 1st switching element from the secondary coil of this transformer Said switching control circuit is switching power supply equipment characterized by having a "off" period extension means for predetermined to carry out time amount continuation of the "off" period of said 1st switching element Q1, and to reduce a switching frequency even after emitting energy from said secondary coil. [Claim 2] Said switching control circuit is switching power supply equipment according to claim 1 characterized by having the means which makes ON time amount of said 2nd switching element Q2 shorter than the time amount which emits energy from said secondary coil. [Claim 3] Said "off" period extension means is switching power supply equipment according to claim 1 or 2 which connects a transistor to the control terminal of said 1st switching element Q1 at a serial, continues turning off this transistor even after emitting energy from a secondary

coil, and is characterized by constituting the "off" period of said 1st switching element Q1 so that predetermined may carry out time amount extension.

[Claim 4] Said "off" period extension means is switching power supply equipment according to claim 1 or 2 which connects a transistor to the control terminal of said 1st switching element Q1 at juxtaposition, continues turning on this transistor even after emitting energy from a secondary coil, and is characterized by constituting the "off" period of said 1st switching element Q1 so that predetermined may carry out time amount extension.

[Claim 5] Said switching control circuit is switching power supply equipment according to claim 1 to 4 which is equipped with the time constant circuit which consists of a capacitor connected to the control terminal of the transistor connected to the control terminal of said 1st switching element Q1, and this transistor, and an impedance circuit, and is characterized by controlling output voltage by controlling the ON time amount of said 1st switching element Q1.

[Claim 6] Said switching control circuit is switching power supply equipment according to claim 1 to 5 characterized by controlling the discharge current of the capacitor C by which series connection was carried out to the 2nd switching circuit by having the time constant circuit which consists of a capacitor connected to the control terminal of the transistor connected to the control terminal of said 2nd switching element Q2, and this transistor, and an impedance circuit, and controlling the ON time amount of said 2nd switching element Q2.
[Claim 7] Said "off" period extension means is switching power supply equipment according to claim 1 to 6 which is operated with a signal at the time of a light load, and is characterized by constituting at the time of a rated load so that actuation may be stopped at the time of heavy loading.

[Claim 8] Switching power supply equipment according to claim 1 to 7 characterized by constituting said the 1st switching element Q1 and said 2nd switching element Q2 from a field-effect transistor.

[Claim 9] Switching power supply equipment according to claim 1 to 8 with which said transformer T is characterized by having and carrying out self-oscillation of the 1st and 2nd drive windings which generate the electrical potential difference to which the turn-on of the 1st and 2nd switching elements Q1 and Q2 is carried out.

[Claim 10] Switching power supply equipment according to claim 1 to 9 characterized by constituting a resonance circuit from a capacitor C by which was equipped with the inductor by which said transformer was

connected to the leakage inductor which it has in a primary coil and a secondary coil, or said transformer at the serial, and series connection was carried out to this inductor and said 2nd switching circuit. [Claim 11] Switching power supply equipment according to claim 1 to 9 which constitutes said rectification smoothing circuit from diode, and is characterized by connecting a capacitive impedance to this diode at juxtaposition.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to switching power supply equipment and the switching power supply equipment which can attain efficient-izing and high performance-ization especially at the time of a light load.

[0002]

[Description of the Prior Art] There is switching power supply equipment shown in Japanese Patent Application No. No. 352696 [nine to] or Japanese Patent Application No. No. 308490 [ten to] among the switching power supply equipment used as the advanced technology of this invention.

[0003] Drawing 1 shows the block diagram of the switching power supply equipment proposed by Japanese Patent Application No. No. (JP, 11-187664, A) 352696 [nine to].

[0004] Transformer T and the 1st switching circuit S1 where this switching power supply equipment has the primary coil T1 and the secondary coil T2, and input power E are connected to a serial, and the 2nd switching circuit S2 and the series circuit of Capacitor C are

connected to the primary coil T1 of Transformer T at juxtaposition. Moreover, the rectification smoothing circuit containing a rectifying device Ds is connected to the secondary coil T2 of Transformer T, and Capacitor Cs is connected to the rectifying device Ds at juxtaposition. Furthermore, 1st drive winding T3 and 2nd drive winding T four are prepared in Transformer T, 1st drive winding T3 is connected to the 1st control circuit 11, and 2nd drive winding T four is connected to the 2nd control circuit 12. These 1st and 2nd control circuits 11 and 12 that constitute a switching control circuit carry out ON / off control of the 1st and 2nd switching device Q1 and Q2, respectively.

[0005] Moreover, the 1st switching circuit S1 consists of parallel connection circuits of the 1st switching element Q1, the 1st diode D1, and the 1st capacitor C1, and the 2nd switching circuit S2 consists of parallel connection circuits of the 2nd switching element Q2, the 2nd

connection circuits of the 1st switching element Q1, the 1st diode D1, and the 1st capacitor C1, and the 2nd switching circuit S2 consists of parallel connection circuits of the 2nd switching element Q2, the 2nd diode D2, and the 2nd capacitor C2. In addition, L is the leakage inductor or the inductor connected independently of the primary coil T1. [0006] In the above configuration, the 1st and 2nd control circuit 11 and 12 which constitutes a switching control circuit Control which sandwiches the period when both switching circuits of both turn off the 1st switching circuit S1 and 2nd switching circuit S2, and is turned on / turned off by turns is performed. Energy is stored in the primary coil T1 of Transformer T at the "on" period of the 1st switching circuit, and energy is emitted to the "off" period of the 1st switching circuit S1 from the secondary coil T2 of this transformer T. This actuation is made into one period, by repeating this, energy is taken out from the secondary coil T2, and power is supplied to a load. In addition, the 1st and 2nd control circuit 11 and 12 includes the time constant circuit connected to the control terminal of the transistor connected to the control terminal of switching elements Q1 and Q2, respectively, and this transistor, and is controlling the turn-on timing and turn-off timing of switching elements Q1 and Q2 by this circuit.

[0007] Drawing 2 is the wave form chart of the above-mentioned switching power supply equipment of operation. In this drawing, Q1 and Q2 show ON / off timing of switching elements Q1 and Q2, Vds1 and Id1 show the both-ends electrical potential difference of a switching element Q1, and a current, and Vds2 and Id2 show the both-ends electrical potential difference of a switching element Q2, and a current. Moreover, Vs and Is show the both-ends electrical potential difference of a rectifying device Ds, and the secondary coil current.

[0008] With the above-mentioned configuration, if the 1st switching element Q1 carries out a turn-off, an electrical potential difference

will occur in drive winding T four of the 2nd switching element Q2, and the turn-off of this 2nd switching element Q2 will be carried out by the 2nd switching element's Q's2 carrying out a turn-on, and turning on the transistor in the 2nd control circuit 12 in the predetermined period defined after that in the time constant circuit. At this time, to the timing from which it is the timing from which this rectifying device Ds was un-flowing if the rectifying device Ds of a secondary is switch-on, and it is the timing of the turn-off of the 2nd switching element Q2 if it is non-switch-on, namely, the 2nd switching element Q2 and rectifying device Ds were [both] un-flowing, an electrical potential difference occurs in drive winding T3 of the 1st switching element Q1, and the 1st switching element Q1 carries out a turn-on with this electrical potential difference. Such actuation turns on/controls [off] by turns on both sides of the period when the 1st switching element Q1 and 2nd switching element Q2 become [both] off, and the 1st switching element Q1 outputs the energy with which the 1st switching element Q1 was stored in the primary coil T1 of Transformer T in the period of ON as electrical energy from the secondary coil T2 in the period of OFF. [0009] And in the switching power supply equipment constituted in this way, by performing zero electrical-potential-difference switching operation which the 1st and 2nd switching elements Q1 and Q2 turn on after the applied voltage of the both ends of a switching element serves as zero, switching loss and a switching surge can be reduced and efficient-izing and high performance-ization can be attained. [0010]

[Problem(s) to be Solved by the Invention] However, in above switching power supply equipment, when a load is light, a part of energy currently stored in the primary coil T1 of Transformer T by the "on" period of the 1st switching element Q1 will be regenerated to an input side. In drawing 3, the current of the field shown by A is a regeneration current. This regeneration current turns into the circulating current which does not participate in an output. This circulating current will become so large (that a load is light) so that output power is small, if ON time amount of a switching device Q2 is fixed. When the circulating current was large, it became large to extent which cannot disregard the flow loss generated to the 1st and 2nd switching elements Q1 and Q2 and Transformer T, consequently had the trouble that effectiveness fell at the time of a light load.

[0011] Then, ON time amount of the 2nd switching element Q2 is shortened at the time of a light load, and he reduces the above-mentioned circulating current, and is trying to improve effectiveness with the

switching power supply equipment of Japanese Patent Application No. No. 308490 [ten to]. However, since a switching frequency would rise if the circulating current is reduced, a result to which switching loss including loss of the drive circuit of a switching element increases was brought, and there was un-arranging [that an improvement effect was small as a whole].

[0012] That is, although switching loss was small since the switching frequency was low when the circulating current was large, when the flow loss by the circulating current increased and the circulating current was made small, flow loss was reduced, but since a switching frequency became high, there was a problem that switching loss will increase.
[0013] The purpose of this invention is shown in reducing the circulating current, reducing flow loss, reducing switching loss and a switching surge further, and attaining efficient-izing and the formation of small lightweight of switching power supply at the time of no-load, at the time of a light load.

[0014]

[Means for Solving the Problem] This invention is constituted as follows, in order to solve the above-mentioned technical problem. (1) Transformer T, the 1st switching circuit, and input power which have a primary coil and a secondary coil are connected to a serial. The 2nd switching circuit and the series circuit of Capacitor C are connected to the end of said 1st switching circuit. The rectification smoothing circuit containing a rectifying device Ds is connected to the secondary coil of T of said transformer. Said 1st switching circuit is constituted from a parallel connection circuit of the 1st switching element Q1, the 1st diode D1, and the 1st capacitor C1. Said 2nd switching circuit is constituted from a parallel connection circuit of the 2nd switching element Q2, the 2nd diode D2, and the 2nd capacitor C2. It has the switching control circuit which sandwiches the period when both switching elements of both turn off said 1st and 2nd switching element Q1 and Q2, and is turned on / turned off by turns. In the switching power supply equipment which stores energy in the primary coil of said transformer T at the "on" period of said 1st switching element, and emits energy to the "off" period of said 1st switching element from the secondary coil of this transformer Even after said switching control circuit emits energy from said secondary coil, it is characterized by having a "off" period extension means by which predetermined carries out time amount continuation of the "off" period of said 1st switching element Q1.

[0015] The timing from which the rectifying device Ds of a rectification

smoothing circuit will be un-flowing with the conventional technique if energy is emitted from a secondary coil, To or the timing from which the 2nd timing Q2, i.e., 2nd switching element, and rectifying device Ds of a turn-off of a switching element Q2 were [both] un-flowing Although an electrical potential difference occurs in the drive winding of the 1st switching element Q1 and the 1st switching element carries out a turn-on through the 1st control circuit after this In this invention, a "off" period extension means by which predetermined carries out time amount continuation of the "off" period of this 1st switching element Q1 further is formed in the 1st control circuit. By this, the turn-on of the 1st switching element Q1 can be delayed, a switching frequency can be reduced, and switching loss can be reduced. In addition, since an electrical-potential-difference clamping circuit is constituted, in the both ends of the 1st and 2nd switching element Q1 and Q2, an electricalpotential-difference surge does not generate the series circuit of the 2nd switching element Q2 and Capacitor C. For this reason, the switching element of low pressure-proofing can be used. Generally, since the resistance at the time of a flow is small and the switching element of low pressure-proofing has it, formation of low loss efficient and low cost-ization can be attained by using the switching element of low pressure-proofing. [cheap]

[0016] (2) Said switching control circuit is characterized by having the means which makes ON time amount of said 2nd switching element Q2 shorter than the time amount which emits energy from said secondary coil. [0017] In this invention, by establishing the means which makes ON time amount of the 2nd switching element Q2 shorter than the time amount which emits energy from a secondary coil, i.e., the means which makes a regeneration current small, the charging time value from the capacitor C by which series connection was carried out to the 2nd switching circuit at the time of a light load and no-load can become short, the circulating current can decrease by this, and the flow loss accompanying the circulating current can be reduced.

[0018] (3) Said "off" period extension means connects a transistor to the control terminal of said 1st switching element Q1 at a serial, even after it emits energy from a secondary coil, it continues turning off this transistor, and it is characterized by constituting the "off" period of said 1st switching element Q1 so that predetermined may carry out time amount extension.

[0019] For example, a means to detect the gravity of a load to the secondary coil of Transformer T is established, and when a light load is detected by this, even after energy is emitted from a secondary coil, it

controls by this invention so that said transistor continues turning off. Thus, since the transistor is good as a switching device for driving a switching element at one when constituted, components mark can attain formation of small lightweight of a power unit, and low cost-ization few. [0020] (4) Said "off" period extension means connects a transistor to the control terminal of said 1st switching element Q1 at juxtaposition, even after it emits energy from a secondary coil, it continues turning on this transistor, and it is characterized by constituting the "off" period of said 1st switching element Q1 so that predetermined may carry out time amount extension.

[0021] Although the above (3) connects a transistor to the control terminal of the 1st switching element Q1 at a serial, in this invention, this transistor is connected to the control terminal of the 1st switching element Q1 at juxtaposition. Thus, the same purpose can be attained even if constituted.

[0022] (5) Said switching control circuit is equipped with the time constant circuit which consists of a capacitor connected to the control terminal of the transistor connected to the control terminal of said 1st switching element Q1, and this transistor, and an impedance circuit, and is characterized by controlling output voltage by controlling the ON time amount of said 1st switching element Q1.

[0023] Although a time constant circuit is for carrying out the turn-off of the 1st switching element Q1 quickly by turning on a transistor at the time of predetermined time progress after the electrical potential difference of a drive winding starts, it can control output voltage easily by adjusting the time constant of this time constant circuit. Thereby, formation of small lightweight and low cost-ization can be attained.

(6) Said switching control circuit is equipped with the time constant circuit which consists of a capacitor connected to the control terminal of the transistor connected to the control terminal of said 2nd switching element Q2, and this transistor, and an impedance circuit, and is characterized by controlling the discharge current of the capacitor C by which series connection was carried out to the 2nd switching circuit by controlling the ON time amount of said 2nd switching element Q2. [0024] Also in the above-mentioned configuration, by adjusting the time constant of the time constant circuit connected to the transistor connected to the control terminal of the 2nd switching element Q2 like (5), the discharge current of Capacitor C can be controlled easily and formation of small lightweight and low cost-ization can be attained. (7) Said "off" period extension means is operated with a signal at the

time of a light load, and is characterized by constituting so that actuation may be stopped at the time of heavy loading at the time of a rated load.

[0025] The "off" period extension means of the above (1) is operated by the detecting signal at the time of a light load, at the time of a rated load and heavy loading, it is making it not make it operate, and the optimal actuation of it according to a load is attained. Thereby, the efficient actuation of no-load and a light load to the time of heavy loading is attained.

[0026] (8) It is characterized by constituting said the 1st switching element Q1 and said 2nd switching element Q2 from a field-effect transistor.

[0027] By constituting the 1st and 2nd switching element Q1 and Q2 from a field-effect transistor, the parasitic capacitance which a field-effect transistor has can be used as the 1st capacitor C1 and the 2nd capacitor C2, and the parasitism diode which a field-effect transistor has can be used as the 1st diode D1 and the 2nd diode D2. If it does in this way, since it becomes unnecessary to prepare diode and a capacitor separately, formation of small lightweight of a power unit and low costization can be attained as components.

[0028] (9) Said transformer T is characterized by having and carrying out self-oscillation of the 1st and 2nd drive windings which generate the electrical potential difference to which the turn-on of the 1st and 2nd switching elements Q1 and Q2 is carried out.

[0029] By preparing and carrying out self-oscillation of the drive winding to a transformer T2, ICs, such as an oscillator circuit and a control circuit, are not needed, but formation of small lightweight of a power unit and low cost-ization can be attained.

[0030] (10) It has the inductor by which said transformer was connected to the leakage inductor which it has in a primary coil and a secondary coil, or said transformer at the serial, and is characterized by constituting a resonance circuit from a capacitor C by which series connection was carried out to this inductor and said 2nd switching circuit.

[0031] By constituting a resonance circuit and carrying out resonance actuation by this with the leakage inductor which Transformer T has or the inductor connected separately, and Capacitor C, it can output without considering energy stored in the leakage inductor as loss, and efficient-ization can be attained. Moreover, zero current turn-off actuation of the 2nd switching element Q2 is attained, and switching loss can be reduced.

[0032] (11) Said rectification smoothing circuit is constituted from diode, and it is characterized by connecting a capacitive impedance to this diode at juxtaposition.

[0033] By connecting a capacitive impedance to a rectifying device at juxtaposition, the reverse recovery loss of a rectifying device can be reduced and efficient-ization can be attained. Moreover, the energy transmitted to the secondary coil can be supplied to a load through this capacitive impedance, without passing along a rectifying device, and rectification loss can be reduced. Furthermore, the capacity of the 1st capacitor C1 which constitutes the 1st switching circuit or 2nd switching circuit, or the 2nd capacitor C2 can be reduced.

[0034]

[Embodiment of the Invention] Drawing 4 is the circuit diagram of the switching power supply equipment which is the operation gestalt of this invention.

[0035] Transformer T is equipped with the primary coil T 1 or secondary coil T2, 1st drive winding T3, and 2nd drive winding T four. The input power E of Vin is connected to a serial for the primary coil T1, the 1st switching circuit S1, and input voltage of this transformer T, and parallel connection of the 2nd switching circuit S2 and the series circuit with Capacitor C is carried out to the series circuit of the leakage inductor L and the primary coil T1.

[0036] The rectification smoothing circuit containing a rectifying device Ds and the capacitor Co for smooth is connected to the secondary coil T2 of Transformer T.

[0037] The detector 14 connected to the output side of said rectification smoothing circuit detects output voltage. It connects with a shunt regulator ZD at a serial, and a photodiode PC 1 controls the current which flows to a photodiode PC 1 so that the input voltage (electrical potential difference which pressured output voltage Vo partially) of a shunt regulator's ZD reference voltage terminal Vr may become fixed. The photo transistor PC 1 which carries out optica1coupling to a photodiode PC 1 is connected to the 1st control circuit 11 like the after-mentioned. The detector 14 includes the series circuit of a transistor Tr4 and photodiodes PC2 and PC3 further. When an external signal inputs into the control terminal P1 of a transistor Tr4 at the time of a light load and this external signal inputs, this transistor Tr4 turns on. The photo transistor PC 2 which carries out optical coupling to a photodiode PC 2 is connected to the "off" period extension circuit 15 which is the "off" period extension means included like the after-mentioned in the 1st control circuit 11. Moreover, the photo

transistor PC 3 which carries out optical coupling to a photodiode PC 3 is connected to the 2nd control circuit 12 like the after-mentioned. [0038] Said 1st switching circuit S1 consists of parallel connection circuits of the 1st switching element Q1, the 1st diode D1, and the 1st capacitor C1, and the 1st switching element Q1 is constituted from this operation gestalt by FET (field-effect transistor) (the 1st switching element Q1 is hereafter called FET Q1). Moreover, the 2nd switching circuit S2 consists of parallel connection circuits of the 2nd switching element Q2, the 2nd diode D2, and the 2nd capacitor C2, and the 2nd switching element Q2 is constituted from this operation gestalt by FET (field-effect transistor) (this 2nd switching element Q2 is hereafter called FET Q2).

[0039] Drive winding T3 and FET of Transformer T Between Q1, the 1st control circuit 11 included in a switching control circuit is connected. This 1st control circuit 11 is equipped with the time constant circuit which consists of a transistor Trl, the resistance R4 connected to this control terminal (base), resistance R3 and a photo transistor PC 1, and a capacitor C2, and the delay circuit which consists of a capacitor C1 and a series circuit of resistance R2, and the above-mentioned photo transistor PC 1 is further connected to the control terminal of a transistor Tr1. Therefore, when an electrical potential difference occurs in 1st drive winding T3, predetermined carries out time delay to a capacitor C1 in the delay circuit of resistance R2, and it is FET. Q1 carries out a turn-on, if it goes through the time amount decided in the time constant circuit which consists of an impedance further decided by resistance R3 and the photo transistor PC 1 from the time, and a capacitor C2, a transistor Tr1 turns on, and thereby, the 1st switching element Q1 carries out a turn-off quickly. The time amount which turns on a transistor Trl here if the output voltage of the secondary coil T2 rises is brought forward, and it is FET. ON time amount of Q1 is shortened, it operates so that an output may be reduced, and output voltage is stabilized.

[0040] The 2nd drive winding T four and FET of said transformer T The delay circuit which the 2nd control circuit 12 connected among Q2 is included in the switching control circuit, and consists of resistance R5 and a capacitor C3, FET The transistor Tr2 connected to the control terminal of Q2, It consists of photo transistors PC 3 connected to the time constant circuit which is connected to the control terminal of this transistor Tr2, and which consists of resistance R6 and a capacitor C4, and the control terminal of a transistor Tr2. Therefore, when the electrical potential difference of drive winding T four occurs, the

delay circuit of resistance R5 and a capacitor C3 is minded, and an electrical potential difference is FET. It is impressed by the control terminal of Q2, and is this FET. It is this FET when Q2 carries out a turn-on, and a transistor Tr2 turns on, if the time amount decided in the time constant circuit which consists of that time to resistance R6 and a capacitor C4 further passes. Q2 carries out a turn-off quickly. [0041] As mentioned above, it sets to the 1st and 2nd control circuit 11 and 12 which constitutes a switching control circuit, and is FET, respectively. The turn-on timing and turn-off timing of Q1 and Q2 can be decided to be arbitration by the delay circuit and the time constant circuit, and stabilization of output voltage is attained by actuation of a photo transistor PC 1. In addition, FET The resistance R1 connected with the control terminal of Q1 between input power E is a starting resistance.

[0042] With this switching power supply equipment, the "off" period extension circuit 15 is further established in the 1st control circuit 11 of the above which constitutes a switching control circuit, and the photo transistor PC 3 is connected to the 2nd control circuit 12 of the above. Hereafter, these configurations are explained.

[0043] The "off" period extension circuit 15 is FET. It consists of a transistor Tr3 connected to juxtaposition at the control terminal of Q1, the resistance R7-R10 and the photo transistor PC 2 which are connected to the control terminal of this transistor Tr3, and a capacitor C5. In a capacitor C5, it is FET. A charge is stored at the "off" period of Q1, and, thereby, a transistor Tr3 continues turning on after the energy release in a secondary. When a transistor Tr3 continues turning on, it is FET even if an electrical potential difference occurs in drive winding T3. The turn-on of Q1 is not carried out. When the charge currently stored in the capacitor C5 discharges and a transistor Tr3 turns off, for the first time, the electrical potential difference of drive winding T3 minds the 1st control circuit 11 of the above, and it is FET. It is impressed by the control terminal of Q1, or a starting resistance R1 is minded, and it is FET. An electrical potential difference is impressed to the control terminal of Q1, and it is this FET. Q1 carries out a turn-on. Thus, FET When the turn-on of Q1 is overdue, a switching frequency can fall and switching loss can be reduced. In addition, a photo transistor PC 2 confirms actuation of a transistor Tr3, when this turns on. Therefore, when an external signal inputs into the control terminal P1 of the transistor Tr4 of a detector 14, it is FET by the "off" period extension circuit 15. It is controlled so that the turn-on of Q1 is overdue. That is, when an external signal

inputs into the control terminal P1 at the time of a light load, it is FET by actuation of the "off" period extension circuit 15. The turn-on of Q1 will be delayed and a switching frequency will fall.

[0044] Moreover, PC3 prepared in the transistor Tr2 of the 2nd control circuit 12 brings forward the ON time amount of a transistor Tr2, when this turns on. Namely, FET ON time amount of Q2 is shortened. FET If the ON time amount of Q2 becomes short, the charging time value from Capacitor C can become short, the circulating current can decrease, and the flow loss accompanying the circulating current can be reduced. In addition, FET It can be decided with the magnitude of the resistance R10 connected to the photo transistor PC 3, or the impedance of a photo transistor PC 3 how much ON time amount of Q2 is shortened.

[0045] Thus, if an external signal inputs into the control terminal P1 at the time of a light load, when the "off" period extension circuit 15 operates and a photo transistor PC 3 turns on, a switching frequency and the circulating current decrease, thereby, switching loss and flow loss will decrease and the power conversion effectiveness at the time of a light load will be improved greatly.

[0046] Next, actuation of above switching power supply equipment is explained.

[0047] First, actuation in the condition that the external signal is not inputted into the control terminal P1 of the transistor Tr of a detector 14 is explained. This condition is in a rated load condition. [0048] When a power source is switched on, input voltage Vin is FET by the starting resistance R1. It is impressed by the control terminal of Q1, and, thereby, is FET. Q1 carries out a turn-on. FET If Q1 carries out a turn-on, a current will flow to the primary coil T1 of Transformer T, and an electrical potential difference will occur in drive winding T3. Thereby, it is FET. Q1 will be in switch-on and excitation energy is stored in the primary coil T1. Next, when the predetermined time amount set up in the time constant circuit which consists of resistance R4, resistance R3, and the impedance decided by the photo transistor PC 1 and a capacitor C2 passes, a transistor Tr1 turns on and it is FET. Q1 carries out a turn-off. FET If Q1 carries out a turn-off, in a primary Transformer T side, Inductor L and Capacitor C will begin resonance. At the time of resonance, it is FET. It is FET by the electrical potential difference which charged Capacitor C through the 2nd diode D2 in parallel with Q2, and was generated in drive winding T four in the meantime. Q2 carries out a turn-on. Thus, since Inductor L and Capacitor C resonate and an electrical-potential-difference surge is clamped by charge of Capacitor C, an electrical-potential-difference surge is not

generated to the both ends of a switching element Q1. The charge to Capacitor C changes to discharge next. Moreover, FET From the secondary coil T2, electrical energy is emitted through a rectifying device Ds by the turn-off of Q1. FET It is this FET, when a transistor Tr2 turns on if the predetermined time amount set up in the time constant circuit which consists of resistance R6 and a capacitor C4 passes after Q2 carries out a turn-on. Q2 carries out a turn-off. At this time, if the rectifying device Ds of the secondary of Transformer T is switch-on, it will be the timing from which this was un-flowing and this rectifying device Ds will not flow, it will be FET. It is the timing of the turnoff of Q2, namely, is FET. An electrical potential difference occurs in drive winding T3 to the timing from which both Q2 and the rectifying device Ds were un-flowing, and, thereby, it is FET. Q1 carries out a turn-on. Thus, FETQ1 and FET On both sides of the period when both Q2 becomes off, it turns on/controls [off] by turns, and is FET. About the energy with which Q1 was stored in the primary coil T1 of Transformer T in the period of ON, it is FET. Q1 outputs as electrical energy from the secondary coil T2 in the period of OFF. [0049] In addition, since the external signal has not inputted into the control terminal P1 of a transistor Tr4 in the state of this rated load, the "off" period extension circuit 15 of the 1st control circuit 11 does not operate, and turns off the photo transistor PC 3 of the 2nd control circuit 12.

[0050] Next, the actuation at the time of a light load is explained. [0051] If it becomes a light load, while the "off" period extension circuit 15 will begin to operate in the 1st and 2nd control circuit 11 and 12 which constitutes a switching control circuit, the photo transistor PC 3 of the 2nd control circuit 12 will be in an ON state. [0052] In the "off" period extension circuit 15, it is FET. It is FET even if a charge is stored in a capacitor C5 at the "off" period of Q1, this charge continues turning on a transistor Tr3 even after the energy release from the secondary coil T2 finishes, and an electrical potential difference occurs in drive winding T3 by this. The turn-on of Q1 is delayed. When the charge stored in the capacitor C5 discharges and a transistor Tr3 turns off, the electrical potential difference of drive winding T3 or a starting resistance R1 is minded from this time, and an electrical potential difference is FET. It is inputted into the control terminal of Q1, and, thereby, is this FET. Q1 carries out a turn-on. Subsequent actuation is the same as that of the time of rating. Thus, when the turn-on of FETQ1 is overdue at the time of a light load, a switching frequency falls and switching loss is reduced.

[0053] Moreover, in the 2nd control circuit 12, when a photo transistor PC 3 turns on, the charging time of a capacitor C4 is brought forward. This brings forward time amount after an electrical potential difference occurs in drive winding T four until a transistor Tr2 turns on, and it is FET as a result. ON time amount of Q2 is shortened. FET If the ON time amount of Q2 becomes short, the charging time value from Capacitor C will become short, the circulating current will decrease, and the flow loss accompanying the circulating current will be reduced. Moreover, FET At the time of the turn-off of Q1, they are Diodes D2 or FET. Since Capacitor C is charged through Q2, Capacitor C and a switching circuit S2 constitute a clamping circuit, and an electrical-potential-difference surge does not generate them on the both-ends electrical potential difference of a switch Q1.

[0054] Drawing 5 and drawing 6 show the wave form chart for performing the comparison of conventional switching power supply equipment and the switching power supply equipment of the above-mentioned operation gestalt of operation. Drawing 5 (A) is FET when not reducing the circulating current with conventional switching power supply equipment. The wave form chart at the time of the light load at the time of seting ON time amount of Q2 constant is shown. Drawing 5 (B) when the circulating current is reduced with conventional switching power supply equipment FET The ON time amount of Q2 is changed according to a load, the wave form chart at the time of the light load at the time of making the circulating current into min is shown, drawing 6 (A) shows the wave form chart at the time of the light load of the switching power supply equipment of an operation gestalt, and drawing 6 (B) shows the wave form chart at the time of a rated load, respectively. In addition, about the sign in this wave form chart, it is the same as what was shown in drawing 2 R> 2.

[0055] Although the circulating current increases at the time of a light load and the flow loss accompanying this circulating current increases with conventional switching power supply equipment so that he can understand easily by comparing drawing 5 (A) and drawing 6 (A), with the switching power supply equipment of the operation gestalt of this invention, there is no circulating current and flow loss is small. Moreover, although the switching loss which the switching frequency rose and includes drive loss of a switching element increases with conventional switching power supply equipment when the circulating current is reduced at the time of a light load so that he can understand easily by comparing drawing 5 (B) and drawing 6 (A), it is FET by the "off" period extension circuit 15 with the switching power supply

equipment of the operation gestalt of this invention. The "off" period of Q1 is extended only for time amount T1. Thereby, it can become longer than the period T of conventional switching power supply equipment, a switching frequency can fall, and the switching period T in the switching power supply equipment of an operation gestalt can reduce switching loss.

[0056] Drawing 7 shows other examples of the "off" period extension circuit 15. By the configuration shown in drawing 4, the transistor Tr3 of the "off" period extension circuit 15 is FET. By the configuration of the example shown in drawing 7 although it connects with juxtaposition Q1, a transistor Tr3 is FET. It connects with the control terminal of Q1 at the serial. Here, a transistor Tr3 is turned on, if Capacitor Cbe maintains OFF and reaches a threshold electrical potential difference (about 0.6 V) until a threshold electrical potential difference charges, and thereby, "off" period extension time amount is set up. In addition, since a photo transistor PC 4 needs to operate so that it may turn on at the time of OFF and a rated load at the time of a light load, when the signal expressed with the control terminal P1 of a detector 14 at the time of a light load inputs, it is necessary to turn off the photodiode (not shown) which carries out optical coupling to this, and it needs to make it a connection configuration which is turned on in the signal value at the time of rating. The location of a photo transistor PC 4 may be which location of drawing 7 (A) and (B). It is FET in the condition of ON of a photo transistor PC 4 in this drawing (A). Although the impedance between the gate sources of Q1 becomes small and starting conditions become severe, in this drawing (B), there is no effect of a photo transistor PC 4, and starting conditions are improved. [0057] Drawing 8 shows the example of further others. The npn mold transistor is used in the example which shows a transistor Tr3 to drawing 8 in the example shown in drawing 7 although the pnp type transistor was used. Time amount until a photo transistor PC 4 also turns off this circuitry at the time of a light load and Capacitor Cbe is charged by the threshold electrical potential difference, FET The "off" period of Q1 is extended.

[0058] Drawing 9 and drawing 10 show the example of further others. In these examples, cascade connection of another transistor is further carried out to a transistor Tr3, and certainty of operation is planned. It is FET when time amount until Capacitor Cbe reaches the threshold electrical potential difference (about 0.6 V) of a transistor Tr4, and a transistor Tr3 maintain ON also in these examples. The "off" period of Q1 is extended. It is FET, when the electrical potential difference of

Capacitor Cbe reaches a threshold electrical potential difference, a transistor Tr4 turns on and a transistor Tr3 turns off. The turn-on of Q1 becomes possible. In addition, about a photo transistor PC 2, it operates like the photo transistor PC 2 shown in drawing 4. [0059] Drawing 11 and drawing 12 are drawings showing the example of connection of the principal part by the side of [Transformer T] primary. Drawing 11 has established the 2nd switching circuit S2 and a series circuit with Capacitor C in the location where it connects with juxtaposition to a switching circuit S1. Moreover, in drawing 12, the series circuit of the 1st switching circuit S1 and the 2nd switching circuit S2 is connected to juxtaposition at input power E, and parallel connection of the 2nd switching circuit S2 is carried out to the series circuit of Capacitor C, the primary coil T1, and Inductor L. [0060] The switching power supply equipment shown in above-mentioned drawing 11 and drawing 12 also carries out the same actuation as the switching power supply equipment of the above-mentioned operation gestalt.

[0061]

[Effect of the Invention] According to this invention, a "off" period extension circuit is operated at the time of a light load, by this "off" period extension circuit, the turn-on of the 1st switching element Q1 is delayed, and a switching frequency is reduced. Thereby, switching loss can be reduced sharply. Moreover, by shortening ON time amount of the 2nd switching element Q2 at the time of a light load, the charging time value from Capacitor C can be shortened, the circulating current can be reduced, and, thereby, the flow loss accompanying the circulating current can be reduced. Moreover, since an electrical-potential-difference clamping circuit is constituted from a switching circuit S2 and a capacitor C and an electrical-potential-difference surge does not occur in the both ends of switching circuits S1 and S2 at the time of the turn-off of a switching element Q1, the switching element of low pressure-proofing can be used.

[0062] Thus, since switching loss and the flow loss accompanying the circulating current can be reduced at the time of a light load and generating of an electrical-potential-difference surge can be controlled, efficient-ization of switching power supply equipment can be attained, and small lightweight-ization can be realized.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The block diagram of conventional switching power supply equipment

[Drawing 2] The wave form chart of this switching power supply equipment of operation

[Drawing 3] A wave form chart in case there is the circulating current [Drawing 4] The circuit diagram of the switching power supply equipment of the operation gestalt of this invention

[Drawing 5] At the wave form chart at the time of the light load of conventional switching power supply equipment, (A) is a wave form chart when the circulating current is not reduced and (B) reduces the circulating current.

[Drawing 6] (A) and (B) are a wave form chart in the time of a rated load at the time of the light load of the switching power supply equipment of the above-mentioned operation gestalt, respectively.

[Drawing 7] At other examples of a "off" period extension circuit, (A) and (B) are an example from which the location of a photo transistor PC 4 differs, respectively.

[Drawing 8] The example of further others of a "off" period extension circuit

[Drawing 9] The example of further others of a "off" period extension circuit

[Drawing 10] The example of further others of a "off" period extension circuit

[Drawing 11] Other examples of connection of switching circuits S1 and S2

[Drawing 12] The example of connection of further others of switching circuits S1 and S2

[Description of Notations]

The S1-1st switching circuit
The S2-2nd switching circuit
The 11-1st control circuit
The 12-2nd control circuit
14-detector
15-"off" period extension circuit


[Translation done.]

* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.


DRAWINGS




[Drawing 2]




[Drawing 4]







[Drawing 5]





[Drawing 6]





[Drawing 7]














[Translation done.]

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2002-262570 (P2002-262570A) (43) 公開日 平成14年9月13日(2002.9.13)

(51) Int. Cl. 7 H 0 2 M

識別記号

FΙ

テーマコード(参考)

H 0 2 M

R 5H730

審査請求	未請求	請求項の数1	1	0

OL

(全11頁)

(21) 出願番号 特願2001-362970 (P2001-362970)

3/28

(22) 出願日

平成13年11月28日 (2001.11.28)

(31) 優先権主張番号 特願2000-401807 (P2000-401807)

(32) 優先日

平成12年12月28日 (2000. 12. 28)

(33) 優先権主張国

日本(JP)

(71) 出願人 000006231

3/28

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 細谷 達也

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(72) 発明者 竹村 博

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(74) 代理人 100084548

弁理士 小森 久夫


最終頁に続く

(54) 【発明の名称】スイッチング電源装置

(57) 【要約】

【課題】軽負荷時、無負荷時に循環電流を低減して導通 損失を低減し、スイッチング電源の高効率化および小型 軽量化を図る。

【解決手段】第1のスイッチング素子Q1のオン期間に トランスTの1次巻線T1にエネルギーを蓄え、第1の スイッチング素子Q1のオフ期間にトランスTの2次巻 線T2からエネルギーを放出するスイッチング電源装置 において、第1のスイッチング素子Q1の制御端子にオ フ期間延長回路15を接続して第1の制御回路11を構 成し、2次巻線T2からエネルギーを放出した後も、所 定の時間トランジスタTr3をオンし続けて第1のスイ ッチング素子Q1のオフ期間を所定の時間延長する。ま た、軽負荷時に第2の制御回路12内のフォトトランジ スタPC3をオンすることによって第2のスイッチング 素子Q2のオン時間を2次巻線T2からエネルギーを放 出する時間よりも短くする。



【特許請求の範囲】

【請求項1】1次巻線と2次巻線を有するトランスTと 第1のスイッチ回路と入力電源とが直列に接続され、第 2のスイッチ回路とキャパシタCの直列回路が前記第1 のスイッチ回路の一端に接続され、前記トランスのTの 2次巻線に整流素子Dsを含む整流平滑回路が接続さ n.

前記第1のスイッチ回路を、第1のスイッチング素子Q 1、第1のダイオードD1、および第1のキャパシタC 1の並列接続回路で構成し、

前記第2のスイッチ回路を、第2のスイッチング素子Q 2、第2のダイオードD2、および第2のキャパシタC 2の並列接続回路で構成し、

前記第1、第2のスイッチング素子Q1、Q2を両スイ ッチング素子が共にオフする期間を挟んで交互にオング オフするスイッチング制御回路を備え、前記第1のスイ ッチング素子のオン期間に前記トランスTの1次巻線に エネルギーを蓄え、前記第1のスイッチング素子のオフ 期間に該トランスの2次巻線からエネルギーを放出する スイッチング電源装置において、

前記スイッチング制御回路は、前記2次巻線からエネル ギーを放出した後も、前記第1のスイッチング素子Q1 のオフ期間を所定の時間継続してスイッチング周波数を 低下させるオフ期間延長手段を備えたことを特徴とする スイッチング電源装置。

【請求項2】 前記スイッチング制御回路は、前記第2 のスイッチング素子Q2のオン時間を前記2次巻線から エネルギーを放出する時間よりも短くする手段を備えた ことを特徴とする、請求項1記載のスイッチング電源装 置。

【請求項3】 前記オフ期間延長手段は、前記第1のス イッチング素子Q1の制御端子にトランジスタを直列に 接続し、該トランジスタを2次巻線からエネルギーを放 出した後もオフし続け、前記第1のスイッチング素子Q 1のオフ期間を所定の時間延長するように構成したこと を特徴とする、請求項1または2記載のスイッチング電 源装置。

【請求項4】 前記オフ期間延長手段は、前記第1のス イッチング素子Q1の制御端子にトランジスタを並列に 接続し、該トランジスタを2次巻線からエネルギーを放 40 出した後もオンし続け、前記第1のスイッチング素子Q 1のオフ期間を所定の時間延長するように構成したこと を特徴とする、請求項1または2記載のスイッチング電

【請求項5】 前記スイッチング制御回路は、前記第1 のスイッチング素子Q1の制御端子に接続されたトラン ジスタ、および該トランジスタの制御端子に接続された コンデンサとインピーダンス回路からなる時定数回路を 備え、前記第1のスイッチング素子Q1のオン時間を制 御することにより出力電圧を制御することを特徴とす

る、請求項1~4のいずれかに記載のスイッチング電源 装置。

【請求項6】 前記スイッチング制御回路は、前記第2 のスイッチング素子Q2の制御端子に接続されたトラン ジスタ、および該トランジスタの制御端子に接続された コンデンサとインピーダンス回路からなる時定数回路を 備え、前記第2のスイッチング素子Q2のオン時間を制 御することにより、第2のスイッチ回路に直列接続され たキャパシタCの放電電流を制御することを特徴とす 10 る、請求項1~5のいずれかに記載のスイッチング電源

装置。

【請求項7】 前記オフ期間延長手段は、軽負荷時にお いて信号により動作させ、定格負荷時、重負荷時には動 作を停止させるように構成したことを特徴とする請求項 1~6のいずれかに記載のスイッチング電源装置。

【請求項8】 前記第1のスイッチング素子Q1および 前記第2のスイッチング素子Q2を電界効果トランジス 夕で構成したことを特徴とする、請求項1~7のいずれ かに記載のスイッチング電源装置。

【請求項9】 前記トランスTが第1および第2のスイ 20 ッチング素子Q1,Q2をターンオンさせる電圧を発生 させる第1および第2の駆動巻線を有し、自励発振させ ることを特徴とする請求項1~8のいずれかに記載のス イッチング電源装置。

【請求項10】 前記トランスが1次巻線と2次巻線に 有する漏れインダクタまたは前記トランスに直列に接続 されたインダクタを備え、該インダクタと前記第2のス イッチ回路に直列接続されたキャパシタCとで共振回路 を構成することを特徴とする請求項1~9のいずれかに 30 記載のスイッチング電源装置。

【請求項11】 前記整流平滑回路をダイオードで構成 し、該ダイオードに並列に容量性インピーダンスを接続 したことを特徴とする、請求項1~9のいずれかに記載 のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、スイッチング電 源装置、特に、軽負荷時に高効率化、高性能化を図るこ とのできるスイッチング電源装置に関する。

[0002]

【従来の技術】この発明の先行技術となるスイッチング 電源装置には、特願平9-352696号または特願平 10-308490号に示されているスイッチング電源 装置がある。

【0003】図1は、特願平9-352696号(特開 平11-187664号公報)で提案されているスイッ チング電源装置の構成図を示している。

【0004】このスイッチング電源装置は、1次巻線T 1と2次巻線T2を有するトランスTと第1のスイッチ 50 回路S1と入力電源Eとが直列に接続され、第2のスイ ッチ回路S2とキャパシタCの直列回路がトランスTの1次巻線T1に並列に接続されている。また、トランスTの2次巻線T2には整流素子Dsを含む整流平滑回路が接続され、整流素子Dsには並列にキャパシタCsが接続されている。さらに、トランスTには第1の駆動巻線T3と第2の駆動巻線T4が設けられ、第1の駆動巻線T3は第1の制御回路11に接続され、第2の駆動巻線T4は第2の制御回路12に接続されている。スイッチング制御回路を構成するこれら第1、第2の制御回路11、12は、それぞれ第1、第2のスイッチ素子Q1、Q2のオン/オフ制御をする。

【0005】また、第1のスイッチ回路S1は、第1のスイッチング素子Q1、第1のダイオードD1、および第1のキャパシタC1の並列接続回路で構成され、第2のスイッチ回路S2は、第2のスイッチング素子Q2、第2のダイオードD2、および第2のキャパシタC2の並列接続回路で構成されている。なお、Lは1次巻線T1の漏れインダクタまたは別に接続されているインダクタである。

【0006】以上の構成において、スイッチング制御回 20 路を構成する第1、第2の制御回路11、12は、第1 のスイッチ回路S1および第2のスイッチ回路S2を、 両スイッチ回路が共にオフする期間を挟んで交互にオン /オフする制御を行い、第1のスイッチ回路のオン期間 にトランスTの1次巻線T1にエネルギーを蓄え、第1 のスイッチ回路S1のオフ期間に該トランスTの2次巻 線T2からエネルギーを放出する。この動作を1周期と し、これを繰り返すことによって2次巻線T2からエネ ルギーを取り出し、負荷に対し電力を供給する。なお、 第1、第2の制御回路11、12は、それぞれスイッチ 30 ング素子Q1、Q2の制御端子に接続されたトランジス タ、および該トランジスタの制御端子に接続された時定 数回路を含んでおり、スイッチング素子Q1、Q2のタ ーンオンタイミングおよびターンオフタイミングをこの 回路によって制御している。

【0007】図2は、上記スイッチング電源装置の動作 波形図である。同図において、Q1、Q2はスイッチング素子Q1、Q2のオン/オフタイミングを示し、Vds1、Id1は、スイッチング素子Q1の両端電圧、電流を示し、Vds2、Id2は、スイッチング素子Q2の両端電圧、電流を示す。また、Vs、Isは整流素子Dsの両端電圧、2次巻線電流を示している。

【0008】上記の構成で、第1のスイッチング素子Q 1がターンオフすると、第2のスイッチング素子Q2の 駆動巻線T4に電圧が発生して、第2のスイッチング素 子Q2がターンオンし、その後、時定数回路で定められ た所定の期間で第2の制御回路12内のトランジスタを オンすることによって、該第2のスイッチング素子Q2 をターンオフする。この時、2次側の整流素子Dsが導 通状態ならば該整流素子Dsが非導通となったタイミン 50 4

グで、また、非導通状態ならば第2のスイッチング素子 Q2のターンオフのタイミングで、すなわち、第2のス イッチング素子Q2と整流素子Dsが共に非導通となったタイミングで、第1のスイッチング素子Q1の駆動巻線T3に電圧が発生して、この電圧により第1のスイッチング素子Q1がターンオンする。このような動作によって、第1のスイッチング素子Q1と第2のスイッチング素子Q2とが共にオフとなる期間を挟んで交互にオン /オフ制御され、第1のスイッチング素子Q1がオンの 期間でトランスTの1次巻線T1に蓄えられたエネルギーを、第1のスイッチング素子Q1がオフの期間で2次 巻線T2から電気エネルギーとして出力する。

【0009】そして、このように構成されたスイッチング電源装置においては、第1および第2のスイッチング素子Q1、Q2が、スイッチング素子の両端の印加電圧が零となってからオンする零電圧スイッチング動作を行うことにより、スイッチング損失、スイッチングサージを低減して、高効率化、高性能化を図ることができる。【0010】

【発明が解決しようとする課題】しかしながら、上記のスイッチング電源装置においては、負荷が軽い場合、第1のスイッチング素子Q1のオン期間にトランスTの1次巻線T1に蓄えられていたエネルギーの一部が入力側に回生することになる。図3において、Aで示す領域の電流が回生電流である。この回生電流は出力に関与しない循環電流となる。この循環電流は、スイッチ素子Q2のオン時間を一定にすると、出力電力が小さいほど(負荷が軽いほど)大きくなる。循環電流が大きいと、第1、第2のスイッチング素子Q1、Q2やトランスTに発生する導通損失が無視できない程度に大きくなり、その結果、軽負荷時に効率が低下するという問題点を有していた。

【0011】そこで、特願平10-308490号のスイッチング電源装置では、軽負荷時に第2のスイッチング素子Q2のオン時間を短くして上記循環電流を低減し、効率を改善するようにしている。しかしながら、循環電流を低減するとスイッチング周波数が上昇してしまうために、スイッチング素子の駆動回路の損失を含めたスイッチング損失が増大する結果となり、全体として改善効果が小さいという不都合があった。

【0012】すなわち、循環電流が大きいとスイッチング周波数が低いためにスイッチング損失が小さいが、循環電流による導通損失が増加してしまい、また、循環電流を小さくすると、導通損失は低減するが、スイッチング周波数が高くなるためにスイッチング損失が増加してしまうという問題があった。

【0013】この発明の目的は、軽負荷時、無負荷時に 循環電流を低減して導通損失を低減し、さらにスイッチ ング損失とスイッチングサージを低減してスイッチング 電源の高効率化および小型軽量化を図ることにある。 [0014]

【課題を解決するための手段】この発明は、上記の課題 を解決するために次のように構成したものである。

(1) 1次巻線と2次巻線を有するトランスTと第1の スイッチ回路と入力電源とが直列に接続され、第2のス イッチ回路とキャパシタCの直列回路が前記第1のスイ ッチ回路の一端に接続され、前記トランスのTの2次巻 線に整流素子Dsを含む整流平滑回路が接続され、前記 第1のスイッチ回路を、第1のスイッチング素子Q1、 第1のダイオードD1、および第1のキャパシタC1の 10 並列接続回路で構成し、前記第2のスイッチ回路を、第 2のスイッチング素子Q2、第2のダイオードD2、お よび第2のキャパシタC2の並列接続回路で構成し、前 記第1、第2のスイッチング素子Q1、Q2を両スイッ チング素子が共にオフする期間を挟んで交互にオン/オ フするスイッチング制御回路を備え、前記第1のスイッ チング素子のオン期間に前記トランスTの1次巻線にエ ネルギーを蓄え、前記第1のスイッチング素子のオフ期 間に該トランスの2次巻線からエネルギーを放出するス イッチング電源装置において、前記スイッチング制御回 20 路は、前記2次巻線からエネルギーを放出した後も、前 記第1のスイッチング素子Q1のオフ期間を所定の時間 継続するオフ期間延長手段を備えたことを特徴とする。

【0015】従来技術では、2次巻線からエネルギーが 放出されると、整流平滑回路の整流素子Dsが非導通と なるタイミング、または第2のスイッチング素子Q2の ターンオフのタイミング、すなわち第2のスイッチング 素子Q2および整流素子Dsが共に非導通となったタイ ミングで、第1のスイッチング素子Q1の駆動巻線に電 圧が発生し、この後、第1の制御回路を介して第1のス 30 イッチング素子がターンオンするが、この発明では、こ の第1のスイッチング素子Q1のオフ期間を、さらに所 定の時間継続するオフ期間延長手段を第1の制御回路に 設けている。これにより、第1のスイッチング素子Q1 のターンオンを遅らせ、スイッチング周波数を低下させ てスイッチング損失を低減することができる。なお、第 2のスイッチング素子Q2とキャパシタCとの直列回路 は、電圧クランプ回路を構成するために、第1、第2の スイッチング素子Q1、Q2の両端には電圧サージが発 生しない。このため、低耐圧のスイッチング素子を用い 40 ることができる。一般に低耐圧のスイッチング素子は導 通時の抵抗値が小さく安価であるため、低耐圧のスイッ チング素子を用いることにより、低損失高効率化及び低 コスト化を図ることができる。

【0016】(2)前記スイッチング制御回路は、前記 第2のスイッチング素子Q2のオン時間を前記2次巻線 からエネルギーを放出する時間よりも短くする手段を備 えたことを特徴とする。

【0017】この発明では、第2のスイッチング素子Q 2のオン時間を2次巻線からエネルギーを放出する時間 50

よりも短くする手段、すなわち回生電流を小さくする手 段を設けることによって、軽負荷時や無負荷時に、第2 のスイッチ回路に直列接続されたキャパシタCからの放 電時間が短くなり、これにより循環電流が低減し、循環 電流に伴う導通損失を低減することができる。

【0018】(3)前記オフ期間延長手段は、前記第1 のスイッチング素子Q1の制御端子にトランジスタを直 列に接続し、該トランジスタを2次巻線からエネルギー を放出した後もオフし続け、前記第1のスイッチング素 子Q1のオフ期間を所定の時間延長するように構成した ことを特徴とする。

【0019】この発明では、たとえば、トランスTの2 次巻線に負荷の軽重を検出する手段を設け、これにより 軽負荷が検出された時に2次巻線からエネルギーが放出 された後も前記トランジスタがオフし続けるように制御 する。このように構成すると、スイッチング素子を駆動 するためのスイッチ素子としてはトランジスタが1つで よいために、部品点数が少なく電源装置の小型軽量化、 低コスト化を図ることができる。

【0020】(4)前記オフ期間延長手段は、前記第1 のスイッチング素子Q1の制御端子にトランジスタを並 列に接続し、該トランジスタを2次巻線からエネルギー を放出した後もオンし続け、前記第1のスイッチング素 子Q1のオフ期間を所定の時間延長するように構成した ことを特徴とする。

【0021】上記(3)はトランジスタを第1のスイッ チング素子Q1の制御端子に直列に接続したものである が、この発明では、第1のスイッチング素子Q1の制御 端子に該トランジスタを並列に接続する。このように構 成しても同じ目的を達成することができる。

【0022】(5)前記スイッチング制御回路は、前記 第1のスイッチング素子Q1の制御端子に接続されたト ランジスタ、および該トランジスタの制御端子に接続さ れたコンデンサとインピーダンス回路からなる時定数回 路を備え、前記第1のスイッチング素子Q1のオン時間 を制御することにより出力電圧を制御することを特徴と する。

【0023】時定数回路は、駆動巻線の電圧が立ち上が ってから所定時間経過時にトランジスタをオンすること によって第1のスイッチング素子Q1を急速にターンオ フさせるためのものであるが、この時定数回路の時定数 を調整することによって出力電圧の制御を簡単に行うこ とができる。これにより、小型軽量化、低コスト化を図 ることができる。

(6) 前記スイッチング制御回路は、前記第2のスイッ チング素子Q2の制御端子に接続されたトランジスタ、 および該トランジスタの制御端子に接続されたコンデン サとインピーダンス回路からなる時定数回路を備え、前 記第2のスイッチング素子Q2のオン時間を制御するこ とにより第2のスイッチ回路に直列接続されたキャパシ

夕Cの放電電流を制御することを特徴とする。

【0024】上記の構成においても、(5)と同様に、第2のスイッチング素子Q2の制御端子に接続されたトランジスタに接続された時定数回路の時定数を調整することによってキャパシタCの放電電流の制御を簡単に行うことができ、小型軽量化、低コスト化を図ることができる。

(7) 前記オフ期間延長手段は、軽負荷時において信号 により動作させ、定格負荷時、重負荷時には動作を停止 させるように構成したことを特徴とする。

【0025】上記(1)のオフ期間延長手段は、軽負荷時においてのみその検出信号によって動作させ、定格負荷時や重負荷時には動作させないようにすることで、負荷に応じた最適な動作が可能となる。これにより、無負荷、軽負荷から重負荷時まで高効率動作が可能となる。

【0026】(8) 前記第1のスイッチング素子Q1および前記第2のスイッチング素子Q2を電界効果トランジスタで構成したことを特徴とする。

【0027】第1、第2のスイッチング素子Q1、Q2を電界効果トランジスタで構成することにより、電界効 20果トランジスタの有する寄生容量を第1のキャパシタC1、第2のキャパシタC2として使用し、電界効果トランジスタの有する寄生ダイオードを第1のダイオードD1、第2のダイオードD2として使用することができる。このようにすると、部品として、ダイオードおよびキャパシタを別途用意する必要がなくなるために、電源装置の小型軽量化、低コスト化を図ることができる。

【0028】(9)前記トランスTが第1および第2のスイッチング素子Q1,Q2をターンオンさせる電圧を発生させる第1および第2の駆動巻線を有し、自励発振 30させることを特徴とする。

【0029】トランスT2に駆動巻線を設けて自励発振させることにより、発振回路や制御回路等のICを必要とせず、電源装置の小型軽量化、低コスト化を図ることができる。

【0030】(10)前記トランスが1次巻線と2次巻線に有する漏れインダクタまたは前記トランスに直列に接続されたインダクタを備え、該インダクタと前記第2のスイッチ回路に直列接続されたキャパシタCとで共振回路を構成することを特徴とする。

【0031】トランスTが有する漏れインダクタまたは別途接続されているインダクタとキャパシタCとで共振回路を構成し、これにより共振動作させることによって、漏れインダクタに蓄えられたエネルギーを損失とせずに出力することができ、高効率化を図ることができる。また、第2のスイッチング素子Q2の零電流ターンオフ動作が可能となりスイッチング損失を低減できる。

【0032】(11)前記整流平滑回路をダイオードで構成し、該ダイオードに並列に容量性インピーダンスを接続したことを特徴とする。

【0033】整流素子に並列に容量性インピーダンスを接続することによって、整流素子の逆回復損失を低減し

高効率化を図ることができる。また、2次巻線に伝達されたエネルギーを、整流素子を通らずに、この容量性インピーダンスを介して負荷に供給することができ、整流損失を低減することができる。さらに、第1のスイッチ回路または第2のスイッチ回路を構成する第1のキャパシタC1または第2のキャパシタC2の容量を低減する

10 [0034]

ことができる。

【発明の実施の形態】図4はこの発明の実施形態である スイッチング電源装置の回路図である。

【0035】トランスTは1次巻線T1、2次巻線T2、第1の駆動巻線T3および第2の駆動巻線T4を備えている。このトランスTの1次巻線T1と第1のスイッチ回路S1と入力電圧がVinの入力電源Eとが直列に接続され、第2のスイッチ回路S2とキャパシタCとの直列回路が漏れインダクタLと1次巻線T1との直列回路に並列接続されている。

【0036】トランスTの2次巻線T2には、整流素子 Dsおよび平滑用コンデンサCoを含む整流平滑回路が 接続されている。

【0037】前記整流平滑回路の出力側に接続される検 出回路14は、出力電圧を検出する。フォトダイオード PC1はシャントレギュレータZDに直列に接続され、 シャントレギュレータZDの基準電圧端子Vrの入力電 圧 (出力電圧 V o を分圧した電圧) が一定となるようフ **ォトダイオードPC1に流れる電流を制御する。フォト** ダイオードPC1に光結合するフォトトランジスタPC 1は、後述のように第1の制御回路11に接続されてい る。検出回路14は、さらに、トランジスタTr4とフ ォトダイオードPC2およびPC3の直列回路を含んで いる。トランジスタTr4の制御端子P1には軽負荷時 に外部信号が入力し、この外部信号が入力することによ って該トランジスタTr4がオンする。フォトダイオー ドPC2に光結合するフォトトランジスタPC2は、後 述のように第1の制御回路11に含まれるオフ期間延長 手段であるオフ期間延長回路15に接続されている。ま た、フォトダイオードPC3に光結合するフォトトラン 40 ジスタPC3は、後述のように第2の制御回路12に接 続されている。

【0038】前記第1のスイッチ回路S1は、第1のスイッチング素子Q1、第1のダイオードD1、および第1のキャパシタC1の並列接続回路で構成され、この実施形態では第1のスイッチング素子Q1がFET(電界効果トランジスタ)で構成されている(以下、第1のスイッチング素子Q1を、FET Q1と称する)。また、第2のスイッチ回路S2は、第2のスイッチング素子Q2、第2のダイオードD2、および第2のキャパシタC2の並列接続回路で構成され、この実施形態では、

第2のスイッチング素子Q2がFET(電界効果トランジスタ)で構成されている(以下、この第2のスイッチング素子Q2をFET Q2と称する)。

【0039】トランスTの駆動巻線T3とFET Q1 との間にはスイッチング制御回路に含まれる第1の制御 回路11が接続されている。この第1の制御回路11 は、トランジスタTr1と、この制御端子(ベース)に 接続される抵抗R4、抵抗R3、フォトトランジスタP C1およびコンデンサC2とからなる時定数回路と、コ ンデンサC1および抵抗R2の直列回路からなる遅延回 路とを備え、さらに、トランジスタTr1の制御端子に は上記フォトトランジスタPC1が接続されている。し たがって、第1の駆動巻線T3に電圧が発生すると、コ ンデンサC1と抵抗R2の遅延回路で所定の時間遅延し てFET Q1がターンオンし、さらにその時点から抵 抗R3、フォトトランジスタPC1により決まるインピ ーダンスとコンデンサC2とからなる時定数回路で決ま る時間を経過するとトランジスタTr1がオンし、これ により、第1のスイッチング素子Q1が急速にターンオ フする。ここで、2次側巻線T2の出力電圧が上昇する 20 とトランジスタTr1をオンする時間を早め、FET Q1のオン時間を短くして出力を低下させるように動作 し、出力電圧を安定化させる。

【0040】前記トランスTの第2の駆動巻線T4とF ET Q2との間に接続されている第2の制御回路12 はスイッチング制御回路に含まれており、抵抗R5とコ ンデンサC3とからなる遅延回路と、FET Q2の制 御端子に接続されているトランジスタTr2と、このト ランジスタTr2の制御端子に接続されている、抵抗R 6 とコンデンサC4からなる時定数回路と、トランジス タTr2の制御端子に接続されているフォトトランジス タPC3とで構成されている。したがって、駆動巻線T 4の電圧が発生すると、抵抗R5とコンデンサC3の遅 延回路を介して電圧がFET Q2の制御端子に印加さ れて該FET Q2がターンオンし、さらにその時か ら、抵抗R6とコンデンサC4からなる時定数回路で決 まる時間が経過するとトランジスタTr 2がオンするこ とによって、該FET Q2が急速にターンオフする。 【0041】以上のように、スイッチング制御回路を構 成する第1、第2の制御回路11および12において、 それぞれFET Q1およびQ2のターンオンタイミン グとターンオフタイミングを遅延回路と時定数回路とに よって任意に決めることができ、また、フォトトランジ スタPC1の動作により、出力電圧の安定化が図られ る。なお、FET Q1の制御端子と入力電源Eとの間 に接続されている抵抗R1は起動抵抗である。

【0042】このスイッチング電源装置では、さらに、スイッチング制御回路を構成する上記第1の制御回路1 1にオフ期間延長回路15が設けられ、また、上記第2の制御回路12にフォトトランジスタPC3が接続され 50 ている。以下、これらの構成について説明する。

【0043】オフ期間延長回路15は、FET Q1の 制御端子に並列に接続されるトランジスタTr3と、こ のトランジスタT r 3の制御端子に接続される、抵抗R 7~R10およびフォトトランジスタPC2とコンデン サC5とから構成される。コンデンサC5には、FET Q1のオフ期間に電荷が蓄えられ、これにより、2次 側でのエネルギー放出後もトランジスタTr3がオンし 続ける。トランジスタTr3がオンし続けることによ り、駆動巻線T3に電圧が発生してもFET Q1は夕 ーンオンしない。コンデンサC5に蓄えられている電荷 が放電されトランジスタTr3がオフすると、初めて、 駆動巻線T3の電圧が上記第1の制御回路11を介して FET Q1の制御端子に印加され、若しくは起動抵抗 R1を介してFET Q1の制御端子に電圧が印加さ れ、該FET Q1がターンオンする。このように、F ET Q1のターンオンが遅れることによりスイッチン グ周波数が低下して、スイッチング損失を低減させるこ とができる。なお、フォトトランジスタPC2は、これ がオンすることによって、トランジスタTr3の動作を 有効にする。したがって、検出回路14のトランジスタ Tr4の制御端子P1に外部信号が入力した時にオフ期 間延長回路15によって、FET Q1のターンオンが 遅れるように制御される。すなわち、軽負荷時に制御端 子P1に外部信号が入力することにより、オフ期間延長 回路15の動作により、FET Q1のターンオンが遅 らされ、スイッチング周波数が低下されることになる。 【0044】また、第2の制御回路12のトランジスタ Tr2に設けられているPC3は、これがオンすること によってトランジスタTr2のオン時間を早める。 すな わち、FET Q2のオン時間を短くする。FET Q 2のオン時間が短くなると、キャパシタ Cからの放電時 間が短くなり、循環電流が低減し、循環電流に伴う導通 損失を低減させることができる。なお、FET Q2の オン時間をどの程度短くするかは、フォトトランジスタ PC3に接続されている抵抗R10の大きさ若しくはフ ォトトランジスタPC3のインピーダンスによって決め ることが可能である。

【0045】このように、軽負荷時において制御端子P1に外部信号が入力すると、オフ期間延長回路15が動作し、また、フォトトランジスタPC3がオンすることにより、スイッチング周波数と循環電流が低減し、これにより、スイッチング損失と導通損失が低減し、軽負荷時の電力変換効率が大きく改善される。

【0046】次に、上記のスイッチング電源装置の動作を説明する。

【0047】最初に、検出回路14のトランジスタTr の制御端子P1に外部信号が入力されていない状態での 動作を説明する。この状態は、定格負荷状態である。

【0048】電源が投入されると、起動抵抗R1によ

り、入力電圧VinがFET Q1の制御端子に印加さ れ、これによりFET Q1がターンオンする。FET Q1がターンオンすると、トランスTの1次巻線T1 に電流が流れ、駆動巻線T3に電圧が発生する。これに より、FET Q1が導通状態となり1次巻線T1に励 磁エネルギーが蓄えられる。次に、抵抗R4、抵抗R 3、フォトトランジスタPC1により決まるインピーダ ンスとコンデンサC2とからなる時定数回路で設定され る所定の時間が経過すると、トランジスタTr1がオン して、FET Q1がターンオフする。FET Q1が 10 ターンオフすると、トランスTの1次側では、インダク タレとキャパシタCが共振を始める。共振時には、FE T Q2に並列な第2のダイオードD2を介してキャパ シタCを充電し、この間に駆動巻線T4に発生した電圧 によってFET Q2がターンオンする。このように、 インダクタレとキャパシタCが共振し、キャパシタCの 充電により電圧サージがクランプされるため、スイッチ ング素子Q1の両端に電圧サージは発生しない。キャパ シタCへの充電は次に放電へと変化する。また、FET Q1のターンオフにより、2次巻線T2からは整流素 20 子Dsを介して電気エネルギーが放出される。FET Q2がターンオンしてから、抵抗R6とコンデンサC4 からなる時定数回路で設定される所定の時間が経過する とトランジスタTr2がオンすることにより、該FET Q2がターンオフする。この時、トランスTの2次側 の整流素子Dsが導通状態ならばこれが非導通となった タイミングで、また、この整流素子Dsが非導通である ならFET Q2のターンオフのタイミングで、すなわ ちFET Q2且つ整流素子Dsが共に非導通となった タイミングで駆動巻線T3に電圧が発生し、これにより

【0049】なお、この定格負荷の状態では、トランジ スタTr4の制御端子P1に外部信号が入力していない ために、第1の制御回路11のオフ期間延長回路15は 動作せず、また、第2の制御回路12のフォトトランジ 40 スタPC3もオフしている。

FET Q1がターンオンする。このように、FETQ

1とFET Q2が共にオフとなる期間を挟んで交互に

オン/オフ制御され、FET Q1がオンの期間でトラ

ンスTの1次巻線T1に蓄えられたエネルギーを、FE T Q1がオフの期間で2次巻線T2から電気エネルギ

【0050】次に、軽負荷時の動作を説明する。

ーとして出力する。

【0051】軽負荷になると、スイッチング制御回路を 構成する第1、第2の制御回路11、12において、オ フ期間延長回路15が動作し始めると共に、第2の制御 回路12のフォトトランジスタPC3がオン状態とな

【0052】オフ期間延長回路15では、FET Q1 のオフ期間にコンデンサC5に電荷が蓄えられ、この電 荷が2次巻線T2からのエネルギー放出が終えた後もト 50

ランジスタT r 3をオンし続け、これにより、駆動巻線 T3に電圧が発生してもFET Q1のターンオンを遅 らせる。コンデンサC5に蓄えられた電荷が放電されて トランジスタTr3がオフすると、この時から駆動巻線 T3の電圧、または起動抵抗R1を介して電圧がFET Q1の制御端子に入力され、これにより該FET Q 1がターンオンする。その後の動作は定格時と同様であ る。このようにして、軽負荷時においては、FETQ1 のターンオンが遅れることによりスイッチング周波数が 低下し、スイッチング損失が低減される。

【0053】また、第2の制御回路12においては、フ ォトトランジスタPC3がオンすることにより、コンデ ンサC4の充電時間を早める。これにより、駆動巻線T 4に電圧が発生してからトランジスタTr2がオンする までの時間を早め、結果としてFET Q2のオン時間 を短くする。FET Q2のオン時間が短くなると、キ ャパシタCからの放電時間が短くなり、循環電流が低減 し、循環電流に伴う導通損失が低減される。また、FE T Q1のターンオフ時には、ダイオードD2またはF ET Q2を通ってキャパシタCが充電されるため、キ ャパシタCとスイッチ回路S2はクランプ回路を構成し て、スイッチQ1の両端電圧には電圧サージが発生しな

【0054】図5、図6は、従来のスイッチング電源装 置と上記実施形態のスイッチング電源装置の動作比較を 行うための波形図を示している。図5(A)は、従来の スイッチング電源装置で循環電流を低減しない場合、す なわち、FET Q2のオン時間を一定とした場合の軽 負荷時の波形図を示し、図5 (B) は、従来のスイッチ ング電源装置で循環電流を低減した場合、すなわち、F ET Q2のオン時間を負荷に合わせて変化させ、循環 電流を最小とした場合の軽負荷時の波形図を示し、図6 (A) は実施形態のスイッチング電源装置の軽負荷時の 波形図、図6 (B) は定格負荷時の波形図をそれぞれ示 している。なお、同波形図における符号については、図 2に示したものと同じである。

【0055】図5(A)および図6(A)を比較するこ とによって容易に理解できるように、従来のスイッチン グ電源装置では、軽負荷時において循環電流が増加し、 この循環電流に伴う導通損失が増加するが、本発明の実 施形態のスイッチング電源装置では循環電流がなく、導 通損失が小さい。また、図5(B)および図6(A)を 比較することによって容易に理解できるように、従来の スイッチング電源装置では、軽負荷時に循環電流を低減 した場合にスイッチング周波数が上昇し、スイッチング 素子の駆動損失を含めたスイッチング損失が増加する が、本発明の実施形態のスイッチング電源装置では、オ フ期間延長回路15によって、FET Q1のオフ期間 が時間T1だけ延長される。これにより、実施形態のス イッチング電源装置でのスイッチング周期Tは、従来の

スイッチング電源装置の周期Tよりも長くなり、スイッチング周波数が低下し、スイッチング損失を低減することができる。

【0056】図7は、オフ期間延長回路15の他の実施 例を示している。図4に示す構成では、オフ期間延長回 路15のトランジスタTr3がFET Q1に並列に接 続されているが、図7に示す実施例の構成では、トラン ジスタTr3がFET Q1の制御端子に直列に接続さ れている。ここで、トランジスタTr3は、キャパシタ Cbeが、しきい値電圧に充電されるまでオフを持続 し、しきい値電圧(約0.6V)に達するとオンして、 これによりオフ期間延長時間が設定される。なお、フォ トトランジスタPC4は、軽負荷時にオフ、定格負荷時 にオンするように動作する必要があるため、これに光結 合するフォトダイオード(図示せず)は検出回路14の 制御端子P1に軽負荷時に表す信号が入力した時にオフ し、定格時の信号値にはオンするような接続構成にして おく必要がある。フォトトランジスタPC4の位置は、 図7 (A)、(B)のいずれの位置であっても構わな い。同図(A)では、フォトトランジスタPC4がオン 20 の状態でFET Q1のゲート・ソース間のインピーダ ンスが小さくなり、起動条件が厳しくなるが、同図

(B) では、フォトトランジスタPC4の影響がなく、 起動条件が改善される。

【0057】図8は、さらに他の実施例を示す。図7に示す実施例では、トランジスタTr3をpnp型トランジスタを使用したが、図8に示す実施例では、npn型トランジスタを使用している。この回路構成でも、軽負荷時にフォトトランジスタPC4がオフして、キャパシタCbeがしきい値電圧に充電されるまでの時間、FE 30T Q1のオフ期間が延長される。

【0058】図9、図10はさらに他の実施例を示している。これらの実施例では、トランジスタTr3にさらにもう1つのトランジスタを縦続接続し、動作の確実性を図っている。これらの実施例においても、キャパシタCbeがトランジスタTr4のしきい値電圧(約0.6 V)に達するまでの時間、トランジスタTr3がオンを持続することにより、FET Q1のオフ期間が延長される。キャパシタCbeの電圧がしきい値電圧に達すると、トランジスタTr4がオンして、トランジスタTr4がオンして、トランジスタTr4がオンして、トランジスタTr4がオンして、トランジスタTr4が可能となる。なお、フォトトランジスタPC2については、図4に示すフォトトランジスタPC2と同じように動作する。

【0059】図11、図12は、トランスTの1次側の主要部の接続例を示す図である。図11は、第2のスイッチ回路S2とキャパシタCとの直列回路を、スイッチ回路S1に対し並列に接続される位置に設けている。また、図12においては、第1のスイッチ回路S1と第2のスイッチ回路S2との直列回路を入力電源Eに並列に50

14 路S2を、キャパ:

接続し、第2のスイッチ回路S.2を、キャパシタCと1 次巻線T1とインダクタLとの直列回路に並列接続して いる。

【0060】上記図11、図12に示すスイッチング電源装置も上記の実施形態のスイッチング電源装置と同様の動作をする。

[0061]

【発明の効果】本発明によれば、軽負荷時にオフ期間延長回路を作動させ、このオフ期間延長回路により、第1のスイッチング素子Q1のターンオンを遅らせてスイッチング周波数を低下させる。これにより、スイッチング損失を大幅に低減することができる。また、軽負荷時に、第2のスイッチング素子Q2のオン時間を短くすることで、キャパシタCからの放電時間を短くし循環電流を低減させ、これにより循環電流に伴う導通損失を低減させることができる。また、スイッチ回路S2とキャパシタCとで電圧クランプ回路を構成し、スイッチング素子Q1のターンオフ時にスイッチ回路S1、S2の両端には電圧サージが発生しないため、低耐圧のスイッチング素子を用いることができる。

【0062】このように、スイッチング損失および循環電流に伴う導通損失を軽負荷時において低減することができ、また、電圧サージの発生を抑制できるために、スイッチング電源装置の高効率化が図れ、小型軽量化を実現できる。

【図面の簡単な説明】

【図1】従来のスイッチング電源装置の構成図

【図2】同スイッチング電源装置の動作波形図

【図3】循環電流がある時の波形図

【図4】この発明の実施形態のスイッチング電源装置の 回路図

【図5】従来のスイッチング電源装置の軽負荷時の波形図で、(A)は循環電流を低減しない場合、(B)は循環電流を低減した場合の波形図

【図6】(A)、(B)は、それぞれ上記実施形態のスイッチング電源装置の軽負荷時、定格負荷時での波形図【図7】オフ期間延長回路の他の実施例で、(A)

(B) はそれぞれフォトトランジスタPC4の位置が異なる実施例

【図8】オフ期間延長回路のさらに他の実施例

【図9】オフ期間延長回路のさらに他の実施例

【図10】オフ期間延長回路のさらに他の実施例

【図11】スイッチ回路S1、S2の他の接続例

【図12】スイッチ回路S1、S2のさらに他の接続例【符号の説明】

S1-第1のスイッチ回路


S2-第2のスイッチ回路


11-第1の制御回路


12-第2の制御回路

0 14-検出回路

15ーオフ期間延長回路









Q1 Tr4 PC2 PC2 W

【図10】



【図12】



フロントページの続き

F ターム(参考) 5H730 AA02 AA14 AA15 AS01 BB43 BB52 DD04 DD23 DD27 DD42 EE02 EE07 EE72 FD01 FF01 FF19 FG07 FG25 FV05 XC20